五月婷久久综合狠狠爱97,116美女写真水果视频在线观看,国产超薄肉丝高跟在线观看,天天日天天操天天搞

    AD9914是一款直接數(shù)字頻率合成器(DDS)，內(nèi)置一個12位數(shù)模轉(zhuǎn)換器，目標工作速率*高達3.5 GSPS。該器件采用先進的DDS技術(shù)，連同高速、高性能數(shù)模轉(zhuǎn)換器，構(gòu)成數(shù)字可編程的完整高頻合成器，能夠產(chǎn)生*高1.4 GHz的頻率捷變模擬輸出正弦波。AD9914專為提供快速跳頻和精密調(diào)諧分辨率（標準模式下32位、可編程模數(shù)模式下64位）而設(shè)計。這款器件還實現(xiàn)了快速相位與幅度跳頻功能。頻率調(diào)諧和控制字通過串行或并行I/O端口載入AD9914。它還支持在用戶定義線性掃描模式下工作，可產(chǎn)生頻率、相位或幅度的高度線性掃描波形。另外集成了一個高速并行數(shù)據(jù)輸入端口，可支持極性調(diào)制方案的高數(shù)據(jù)率以及相位、頻率和幅度調(diào)諧字的快速編程。

    5962-9961001HXA雙通道、12位、105 MSPS中頻采樣ADC，內(nèi)置模擬輸入信號調(diào)理電路優(yōu)勢和特點雙通道，采樣速率：105 MSPS（*小值）通道間隔離：>80 dB內(nèi)置交流耦合器
    XQ17V16CK44M XQ17V16系列QML配置PROM提供了一種易于使用，具有成本效益的方法來存儲大型Xilinx FPGA配置比特流。 XQ17V16是3.3V器件，存儲容量為16 Mb，可以在串行或字節(jié)寬模式下運行。有關(guān)XQ17V16器件架構(gòu)的簡化框圖，請參見圖1。當FPGA處于主串行模式時，它將生成一個配置時鐘來驅(qū)動PROM。在時鐘上升沿之后的很短訪問時間內(nèi)，數(shù)據(jù)出現(xiàn)在連接到FPGA DIN引腳的PROM DATA輸出引腳上。 FPGA生成適當數(shù)量的時鐘脈沖以完成配置。一旦配置，它將禁用PROM。當FPGA處于從串行模式時，PROM和FPGA必須都由輸入信號提供時鐘。當FPGA處于主SelectMAP模式時，它將生成一個配置時鐘來驅(qū)動PROM和FPGA。在CCLK上升沿之后，可在PROMs DATA（D0-D7）引腳上獲得數(shù)據(jù)。數(shù)據(jù)將在CCLK的下一個上升沿移入FPGA。當FPGA處于從SelectMAP模式時，PROM和FPGA必須都由輸入信號提供時鐘。一個自激振蕩器可以用來驅(qū)動CCLK。
    LTC?2208 是一款130Msps、采樣 16 位 A/D 轉(zhuǎn)換器，專為對具有高達 700MHz 輸入頻率的高頻、寬動態(tài)范圍信號進行數(shù)字化處理而設(shè)計?？梢岳?PGA 前端對該 ADC 的輸入范圍實施優(yōu)化。
    LTC2208 非常適合于要求苛刻的通信應(yīng)用，其 AC 性能包括78dBFS 噪聲層和 100dB 無寄生動態(tài)范圍 (SFDR)。70fsRMS 的超低抖動實現(xiàn)了高輸入頻率的欠采樣和**的噪聲性能。*大 DC 規(guī)格包括整個溫度范圍內(nèi)的 ±4LSB INL、±1LSB DNL (無漏失碼)。
    數(shù)字輸出可以是差分 LVDS 或單端 CMOS。CMOS 輸出具有兩種格式選項，這就是：以全數(shù)據(jù)速率運行的單根總線或以半數(shù)據(jù)速率運行的多路分工總線。一個單獨的輸出電源允許 CMOS 輸出擺幅在 0.5V 至 3.3V 的范圍內(nèi)變化。
    可利用一個正弦波、PECL、LVDS、TTL 或 CMOS 輸入對 ENC+ 和 ENCˉ 輸入進行差分或單端驅(qū)動。一個可任選的時鐘占空比穩(wěn)定器在全速和各種時鐘占空比條件下實現(xiàn)了高性能。
    Triquint的TGA2578是在TrimQuin的0.25M GaN上SiC工藝制備的寬帶功率放大器。工作在2～6 GHz，實現(xiàn)了30 W飽和輸出功率，40% PAE效率高，小信號增益27 dB。
    完全匹配的50歐姆與集成直流阻塞帽兩個I/O端口，TGA2578是理想的，以支持商業(yè)和國防相關(guān)的應(yīng)用。
    ADSP-TS201S TigerSHARC處理器是一種超高性能，靜態(tài)超標量處理器，針對大型信號處理任務(wù)和通信基礎(chǔ)架構(gòu)進行了優(yōu)化。 DSP將非常寬的存儲器寬度與雙計算模塊結(jié)合在一起，支持浮點（IEEE 32位和擴展精度40位）和定點（8位，16位，32位和64位）處理—為數(shù)字信號處理器設(shè)定新的性能標準。 TigerSHARC靜態(tài)超標量體系結(jié)構(gòu)允許DSP每個周期執(zhí)行多達4條指令，執(zhí)行24個定點（16位）操作或6個浮點操作。4個獨立的128位寬內(nèi)部數(shù)據(jù)總線，每個與內(nèi)部總線連接。六個4M位存儲器組，支持四字數(shù)據(jù)，指令和I / O訪問，并提供每秒33.6G字節(jié)的內(nèi)部存儲器帶寬。 ADSP-TS201S處理器的工作頻率為600 MHz，指令周期為1.67 ns。利用其單指令多數(shù)據(jù)（SIMD）功能，ADSP-TS201S處理器每秒可以執(zhí)行48億個40位MACS或12億個80位MACS。
    5962-9961003HXA AD10200的模數(shù)轉(zhuǎn)換部分采用+5 V電源供電，輸出級采用+3.3V數(shù)字電源供電。每個通道均完全獨立，可以在獨立的編碼和模擬輸入下工作。它采用68引腳陶瓷鷗翼式封裝，尺寸兼容先期產(chǎn)品AD10242（12位、40 MSPS）和AD10265（12位、65 MSPS）。AD10200采用ADI公司的MIL-38534認證制造線(QML)制造，提供*高達H級的工作溫度范圍（-55°C至+125°C）。
    QPro?XQR18V04 3.3 v latch-up-immune, static-SEU-immune,可重寫的耐輻射QML 4-Mbit in-system-programmable配置flash舞會, 提供一個可靠的非易失性存儲大型Xilinx的方法 FPGA配置比特流用于太空飛行系統(tǒng)。
    當FPGA在主串行模式下,它生成一個配置時鐘驅(qū)動舞會。一個簡短的訪問時間CE和OE啟用后,數(shù)據(jù)是可用的舞會數(shù)據(jù)(D0)銷連接FPGA喧囂銷。新數(shù)據(jù)可用一個簡短的訪問時間時鐘上升邊緣。FPGA產(chǎn)生適當?shù)臅r鐘脈沖完成配置。當 FPGA在奴隸串行模式下,舞會和FPGA 由外部時鐘時鐘。

    -/gbadfbe/-



    產(chǎn)品價格：面議
    發(fā)貨地址：廣東深圳包裝說明：不限
    產(chǎn)品數(shù)量：9999.00 個產(chǎn)品規(guī)格：不限
    信息編號：127488510公司編號：17712867
    深圳市希羅斯科技有限公司 王小姐女士 認證郵箱認證認證 認證 19129358089
    相關(guān)產(chǎn)品：IC芯片,集成電路,電子元器件
    本頁鏈接：http://www.westyellowstonecomfortinn.com/wvs127488510.html
    以上信息由企業(yè)自行發(fā)布，該企業(yè)負責信息內(nèi)容的完整性、真實性、準確性和合法性。免費黃頁網(wǎng)對此不承擔任何責任。 馬上查看收錄情況： 百度 360搜索 搜狗